



AND



Formato: AND rd, rs, rt

Descripción: $rd \leftarrow rs \text{ AND } rt$


OR



Formato: OR rd, rs, rt

Descripción: $rd \leftarrow rs \text{ OR } rt$


SLT (Set on Less Than)



Formato: SLT rd, rs, rt

Descripción: $rd \leftarrow (rs < rt)$


LW (Load Word)



Formato: LW rt, offset(base)

Descripción: $rt \leftarrow \text{memory}[\text{base} + \text{offset}]$


SW (Store Word)



Formato: ST rt, offset(base)

Descripción: $\text{memory}[\text{base} + \text{offset}] \leftarrow rt$


LUI (Load Upper Immediate)



Formato: LUI rt, immediate

Descripción: $rt \leftarrow \text{immediate} \& 0^{16}$ ($rt \leftarrow \text{immediate} \ll 16$)


BEQ (Branch on Equal)



Formato: BEQ rs, rt, offset

Descripción: if (rs=rt) then $PC \leftarrow PC + (\text{offset} \ll 2)$


JAL (Jump And Link)



Formato: JAL target

Descripción: $R[31] \leftarrow PC + 8$
 $PC \leftarrow PC(31:28) \& \text{instr_index} \& 00$

JR (Jump Register)



Formato: JR rs

Descripción: $PC \leftarrow R[\text{rs}]$




Figura 1. Modelo de microprocesador segmentado (faltan instrucciones JR y JAL).

Ejercicios

1. Verificar el diseño utilizando el archivo "program1" proporcionado por la cátedra.
2. Compilar y verificar el diseño utilizando el archivo "bit_counter.s" proporcionado por la cátedra. El programa implementa un algoritmo que cuenta el número de bits en estado alto ('1') de los 8 bits menos significativos de un dato almacenado en la dirección 4 de memoria. El programa sólo utiliza 3 registros del procesador y utiliza la memoria de datos para almacenamiento de datos temporales. El estado inicial de la memoria de datos es el siguiente:

Dirección 0x0000 0000:	0x00000001
Dirección 0x0000 0004:	0x000000YY (YY = dato)

El resultado se almacena en la posición 8 de la memoria.

Se debe considerar que el programa posee riesgos de datos y de control, por lo cual deben incluirse instrucciones de espera (*nop*) para el correcto funcionamiento en la arquitectura. El número de ciclos de espera debe ser el mínimo.

3. Realizar una nueva versión del programa utilizando las instrucciones *jal* y *jr*. ¿Que ventajas presenta el uso de estas instrucciones?
4. ¿Qué desventaja introduce al procesador si la instrucción **JAL** realiza $R[31] \leftarrow PC + 4$?

Material a entregar

- Archivos VHDL
- Program2.s corregido
- Archivos de memoria de instrucción y de datos

Ayudas y avisos

- Los archivos “programa” y “datos” que contienen las memorias de instrucciones y datos respectivamente deben estar en el directorio de trabajo. Si no es así, en el archivo `procesador_TB.vhd` se puede dar la ruta completa de dichos archivos cambiando las líneas de código:

```
C_ELF_FILENAME => "programa",  
...  
C_ELF_FILENAME => "datos",
```

por otras donde indique la ruta completa a ambos archivos, por ejemplo:

```
C_ELF_FILENAME => "D:\nombredirectorio\programa",  
...  
C_ELF_FILENAME => "D:\nombredirectorio\datos",
```

- El programa de prueba “program.s” proporcionado en la práctica no incluye riesgos y prueba todas las instrucciones del ejercicio básico. El archivo “programa” es el resultado del ensamblado del “program.s” que se usará para probar el ejercicio básico. El archivo “datos” contiene los datos que se usaran por el “programa” en el ejercicio básico.
- El archivo *memory.vhd* contiene la memoria que se usará en el ejercicio básico. El archivo *processor.vhd* contiene la entidad del micro que se deberá implementar. El archivo *processor_tb.vhd* contiene el test bench para probar el ejercicio básico.
- La tabla contenida en el archivo “registers.html” proporcionada en la práctica muestra la traducción de los nombres de registros usados en ensamblador al número de registro en el micro, del 0 al 31.